ELEKTRONIKA DIGITAL LANJUT




ABDUL ROZAK A 221344033
MOCH. RIFTAN RIASDIE 221344049
RIZKY RAHMATUNNISA 221344059

DAFTAR ISI

BAB 1 5
Flip-Flop 5
A. Pengertian Flip-Flop 5
B. Jenis-jenis Flip-flop 5
1. Set Reset Flip-flop (SR-FF) 5
2. Data Flip-flop (D-FF) 7
3. JK – Flip-flop 8
4. Toggle Flip-flop (T-FF) 8
C. Edge-Triggered Flip-flop 9
D. Tabel Eksitasi Flip-flop 10
BAB II 12
COUNTER 12
A. Counter Asinkron 12
1. Counter Asinkron modulus = 2^n 12
2. Counter asinkron dengan modulus ≠ 2^n 13
3. Programmable dan Self-Stopping Counter 14
B. Counter Sinkron 16
1. Up Counter Sinkron 17
2. Down Counter Sinkron 17
3. Random Counter Sinkron 17
4. Up/Down Counter Sinkron 17
C. Contoh Soal 17
1. Counter Asinkron 17
2. Counter Sinkron 21
BAB III 35
SHIFT REGISTER 35
A. Serial Input to Serial Output (SISO) 35
B. Serial Input to Parallel Output (SIPO) 35
C. Parallel Input to Serial Output (PISO) 36
D. Parallel Input to Parallel Output (PIPO) 36
E. IC untuk Shift Register 37

BAB IV 39
SEQUENTIAL MACHINE 39
A. Mealy Model Machine 40
B. Moore Model Machine 41
C. Penyederhanaan State 42
1. Penyederhanaan State Moore 42
2. Penyederhanaan State Mealy 43
BAB V 45
APLIKASI SEQUENTIAL MACHINE 45
A. Sequence Detector 45
Contoh Soal: 45
B. Serial Adder 49
C. Serial Subtractor 51
D. Rangkaian Pengali -1 atau biner to komplemen 2 52
E. Analisa Rangkaian 53

BAB 1
Flip-Flop



BAB 1

Flip-Flop

A. Pengertian Flip-Flop

Flip-flop adalah suatu rangkaian elektronika yang memiliki dua kondisi stabil dan dapat digunakan untuk menyimpan informasi. Flip Flop merupakan pengaplikasian gerbang logika yang bersifat Multivibrator Bistabil. Dikatakan Multibrator Bistabil karena kedua tingkat tegangan keluaran pada Multivibrator tersebut adalah stabil dan hanya akan mengubah situasi tingkat tegangan keluarannya saat dipicu (trigger). Flip-flop mempunyai dua Output (Keluaran) yang salah satu outputnya merupakan komplemen Output yang lain.


Flip-flop adalah suatu rangkaian elektronika yang memiliki dua kondisi stabil dan dapat digunakan untuk menyimpan informasi. Flip Flop merupakan pengaplikasian gerbang logika yang bersifat Multivibrator Bistabil. Dikatakan Multibrator Bistabil karena kedua tingkat tegangan keluaran pada Multivibrator tersebut adalah stabil dan hanya akan mengubah situasi tingkat tegangan keluarannya saat dipicu (trigger). Flip-flop mempunyai dua Output (Keluaran) yang salah satu outputnya merupakan komplemen Output yang lain.

B. Jenis-jenis Flip-flop

1. Set Reset Flip-flop (SR-FF)

RS FF ini adalah dasar dari semua Flip-flop yang memiliki 2 gerbang inputan / masukan yaitu R dan S. R artinya “RESET” dan S artinya “SET”. Flip-flop yang satu ini mempunyai 2 keluaran / output yaitu Q dan Q`.

a) SR-FF menggunakan gerbang NOR (Active High)




S	R	Q	$\bar{Q}$	
0	0	Q	$\bar{Q}$	→ Keadaan memori
0	1	0	1	→ Keadaan reset
1	0	1	0	→ Keadaan set
1	1	0	0	→ Avoid (Keadaan illegal)

Pada rangkaian SR-FF Gerbang NOR dapat dipahami bahwa:

1) Jika nilai input yang dimasukkan pada S dan R berlogika 0. maka output Q dan Q' akan sama seperti output sebelumnya atau dapat dikatakan output dalam keadaan *Memory*.
2) Jika nilai input yang dimasukkan pada S berlogika 0 dan pada R berlogika 1, maka output Q benilai 0 dan Q' berlogika 1. Hal tersebut disebut keadaan *Reset*.
3) Jika nilai input yang dimasukkan pada S berlogika 1 dan pada R berlogika 0, maka output Q berlogika 1 dan Q' berlogika 0. Hal tersebut disebut keadaan *Set*.
4) Jika nilai input yang dimasukkan pada S dan R berlogika 1 maka output Q dan Q' berlogika 0. Hal tersebut disebut keadaan *Avoid*. Dikatakan keadaan Avoid atau Terlarang adalah karena dalam suatu rangkaian flip-flop, harus didapatkan logika output yang berbeda.

b) SR-FF menggunakan gerbang NAND (Active Low)




S	R	Q	$\bar{Q}$	
0	0	1	1	→ Avoid (Keadaan illegal)
0	1	1	0	→ Keadaan set
1	0	0	1	→ Keadaan reset
1	1	Q	$\bar{Q}$	→ Keadaan memori

Pada rangkaian SR-FF Gerbang NAND dapat dipahami bahwa:


1) Jika input S dan R berlogika 0, maka output yang dihasilkan adalah Q dan Q' keduanya berlogika 0. Keadaan tersebut disebut keadaan *Avoid*.
2) Jika input S dan R berlogika 0 dan 1, maka output yang dihasilkan adalah Q dan Q' berlogika 1 dan 0. Keadaan tersebut disebut keadaan *Set*.
3) Jika input S dan R berlogika 1 dan 0, maka output yang dihasilkan adalah Q dan Q' berlogika 0 dan 1. Keadaan tersebut disebut keadaan *Reset*.
4) Jika input S dan R keduanya berlogika 1, maka output yang dihasilkan adalah Q dan Q'. Keadaan tersebut disebut keadaan *Memory*.

c) SR-FF dengan Enable (gerbang NOR)



2. Data Flip-flop (D-FF)

D Flip-flop merupakan salah satu jenis Flip-flop yang dibangun dengan menggunakan Flip-flop RS. Perbedaan dengan Flip-flop RS terletak pada inputan R, pada D Flip-flop inputan R terlebih dahulu diberi gerbang NOT. maka setiap masukan ke D FF ini akan memberi keadaan yang berbeda pada input RS, dengan demikian hanya terdapat 2 keadaan "SET" dan "RESET" S=0 dan R=1 atau S=1 dan R=0.




T	D	Q	$\bar{Q}$	
0	X	Q	$\bar{Q}$	→ Saat T=0,Keadaan memori
1	0	0	1	
1	1	1	0	→ Saat T=1, Q=D

Pada rangkaian D-FF dapat diketahui bahwa:

1) Jika nilai input yang dimasukkan pada clock berlogika 0, maka input D berlogika tidak dianggap/berapa pun nilainya maka output yang dihasilkan pada $Q_{(t+1)}$ dan $Q_{(t+1)}$' berlogika Qt dan Qt' atau sama dengan output sebelumnya. Hal tersebut merupakan keadaan Memori.
2) Jika nilai input yang dimasukkan pada clock berlogika 1 dan input D berlogika 0, maka output yang dihasilkan adalah Q(t+1) berlogika 0 dan Q(t+1)' berlogika 1. Hal tersebut merupakan keadaan Riset.
3) Jika nilai input yang dimasukkan pada clock berlogika 1 dan input D berlogika 1, maka output yang dihasilkan adalah Q(t+1) berlogika 1 dan Q(t+1)' berlogika 0. Hal tersebut merupakan keadaan Set.

3. JK – Flip-flop

JK- FF merupakan flip-flop yang memiliki keadaan paling lengkap. Pada JK flip-flop selain terdapat keadaan set, reset, dan memori, terdapat keadaan baru yang disebut keadaan toggle yaitu suatu keadaan output flip-flop yang merupakan kebalikan dari keadaan output sebelumnya. Berikut ini rangkaian dan tabel kebenaran untuk J-K flip-flop yang aktif selama input T (clock) berlogika 1.



T	J	K	Q_n	$\bar{Q}_{n+1}$
0	X	X	Q_n	$\bar{Q}_{n+1}$
1	0	0	Q_n	$\bar{Q}_{n+1}$
1	0	1	0	1
1	1	0	1	0
1	1	1	$\bar{Q}_{n+1}$	Q_n


Pada rangkaian JK-FF dapat diketahui bahwa:

1) Jika input clock berlogika 0, J berlogika 1 atau 0 dan K berlogika 0 atau 1 maka output yang dihasilkan adalah Q(t+1) dan Q(t+1)'. Keadaan tersebut adalah keadaan Memori, yaitu sama seperti output sebelumnya.
2) Jika input clock berlogika 1, J dan K berlogika 0, maka output yang dihasilkan adalah Q(t+1) dan Q(t+1)'. Keadaan tersebut adalah keadaan Memori, yaitu sama seperti output sebelumnya.
3) Jika input clock berlogika 1, J berlogika 0 dan K berlogika 1, maka output yang dihasilkan Q(t+1) berlogika 0 dan Q(t+1)' berlogika 1. Keadaan tersebut adalah keadaan Riset.
4) Jika input clock berlogika 1, J berlogika 1 dan K berlogika 0, maka output yang dihasilkan Q(t+1) berlogika 1 dan Q(t+1)' berlogika 0. Keadaan tersebut adalah keadaan Set.
5) Jika input clock berlogika 1, J berlogika 1 dan K berlogika 1 maka output yang dihasilkan Q(t+1) berlogika 1 dan Q(t+1)' berlogika 1. Keadaan tersebut adalah keadaan Toggle.


4. Toggle Flip-flop (T-FF)

T-FF merupakan flip-flop yang memiliki 2 keadaan yaitu memory dan toggle. T-FF hanya memiliki satu masukan yaitu T, jika T berlogic 0 maka keluaran akan memory, dan

jika T berlogic 1 maka keluaran akan toggle. T-FF dapat dibuat dari JK-FF dan D-FF. untuk membuat T-FF dari JK-FF, rangkaiannya sebagai berikut;




Sedangkan untuk D-FF;



C. Edge-Triggered Flip-flop


Edge-triggered flip-flop adalah modifikasi pada flip-flop yang memungkinkan keadaan hanya berubah selama periode waktu kecil ketika pulsa clock berubah dari 0 menjadi 1 atau sebaliknya. Dikatakan memicu di tepi pulsa clock, dan dengan demikian disebut edge-triggered flip-flop. Flip-flop dapat dipicu oleh tepi naik (0->1, atau positive-edge triggered) atau tepi jatuh (1->0, atau negative-edge triggered).

1. Positive-Edge Triggered



Flip-flop akan aktif ketika perubahan clock dari logika rendah (0) ke tinggi (1)

2. Negative-Edge Triggered



Flip-flop akan aktif ketika perubahan clock dari logika tinggi (1) ke rendah (0)

D. Tabel Eksitasi Flip-flop

1. SR-FF

Input		Output	
S	R	Q(t)	Q(t+1)
0	X	0	0
1	0	0	1
0	1	1	0
X	0	1	1

2. D-FF

Input	Output	
D	Q(t)	Q(t+1)
0	0	0
1	0	1
0	1	0
1	1	1


3. JK-FF

Input		Output	
J	K	Q(t)	Q(t+1)
0	X	0	0
1	X	0	1
X	1	1	0
X	0	1	1

4. T-FF

Input	Output	
T	Q(t)	Q(t+1)
0	0	0
1	0	1
1	1	0
0	1	1

BAB 2
Counter



BAB II
COUNTER

Counter adalah rangkaian elektronika digital yang menggunakan urutan logika digital dan dipicu oleh pulsa atau clock (rangkaian sekuensial). Counter biasanya berfungsi untuk melakukan perhitungan angka secara berurutan, baik itu perhitungan maju ataupun perhitungan mundur. Pada counter yang berulang, jumlah kondisi biner yang berbeda menunjukkan modulus (MOD) counter.

Rangkaian dasar counter adalah beberapa flip-flop yang jumlahnya bergantungpada modulus yang diperlukan. Secara umum, counter terbagi menjadi 2 jenis, yaitu counter asinkron (ripple counter) dan counter sinkron (parallel counter)


A. Counter Asinkron

Counter asinkron adalah suatu counter atau pencacah yang disusun dari beberapa flip-flop dalam hubungan kaskade (seri). Perubahan pada keadaan merupakan suatu reaksi berantai yang beriak melalui pencacah. Dengan kata lain, clock flip-flop yang tidak mendapat clock secara langsung diperoleh dari output flip-flop sebelumnya. Urutan bit output counter asinkron adalah flip-flop yang berada di urutan terakhir atau yang terakhir dihubungkan merupakan MSB atau bit pertama, berurutan sampai flip-flop pertama, yang terhubung langsung ke clock, sebagai LSB atau bit terakhir.

1. Counter Asinkron modulus = 2^n

a) Up Counter Asinkron


Up counter sinkron dapat dibuat dengan cara menghubungkan Q' dari flip-flop sebelumnya ke clock flip-flop selanjutnya untuk flip-flop yang aktif di sisi naik. Sedangkan untuk flip-flop yang aktif di sisi turun, clock flip-flop selanjutnya terbuhung ke Q flip-flop sebelumnya.



Up Counter Asinkron Modulus-4 menggunakan D-FF yang aktif di sisi naik

b) Down Counter Asinkron


Down counter sinkron dapat dibuat dengan cara menghubungkan Q dari flip-flop sebelumnya ke clock flip-flop selanjutnya untuk flip-slop yang aktif di sisi turun. Sedangkan untuk flip-flop yang aktif di sisi naik, clock flip-flop selanjutnya terhubung ke Q' flip-flop sebelumnya.



Down Counter Asinkron dengan JK-FF yang aktif di sisi turun

c) Up/Down Counter Asinkron

Up/down counter asinkron dapat dibuat dengan cara memasukkan inputan yang biasa disebut mode. Mode tersebut di-XOR-kan dengan masukan-masukan clock setiap flip-flop. Hal tersebut karena gerbang XOR dapat digunakan sebagai pembalik sinyal, jadi jika mode = 0, maka logic yang masuk ke clock akan sama, sedangkan jika mode = 1, logic yang masuk ke clock akan kebalikannya.




Up/Down Counter modulus-8 menggunakan JK-FF yang aktif di sisi turun

2. Counter asinkron dengan modulus ≠ 2^n

Counter asinkron dengan modulus tidak sama dengan 2^n dapat dirancang dengan membuat terlebih dahulu counter asinkron modulus 2^n, kemudian dibuat rangkaian untuk mereset ke hitungan awal dengan memanfaatkan gerbang NAND.

a) Up counter


Up counter sinkron modulus ≠ 2^n dapat dibuat dengan cara membuat counter dengan modulus 2^n setelahnya yang terdekat terlebih dahulu. Lalu, keluaran counternya yang diinginkan yang memiliki bit 1, dihubungkan ke gerbang NAND, dan output NAND tersebut dihungkan ke clear semua flip-flop yang bernilai 1 atau semua flip-flop.



Up Counter modulus 10

b) Down Counter

Down counter asinkron modulus ≠ 2^n dapat dibuat dengan cara membuat counter dengan modulus 2^n setelahnya yang terdekat terlebih dahulu. Lalu semua keluaran counternya dihubungkan ke input NAND dan outputnya dihubungkan ke clear flip-flop yang diinginkan memiliki bit 1.



down counter modulus 6


c) Up/Down Counter

Up/down counter asinkron modulus ≠ 2^n dapat dibuat dengan cara membuat up/down counter dengan modulus 2^n setelahnya yang terdekat terlebih dahulu. Lalu rancang up counter dan down counternya masing masing. Kemudian jika terdapat 2 keluaran and yang masuk ke clear yang sama, masukkan keduanya ke gerbang AND dan output AND tersebut masuk ke clear yang diinginkan.

3. Programmable dan Self-Stopping Counter


a) Programmable Counter

Programmable counter merupakan counter yang dapat diatur modulusnya tanpa harus membongkar dan menyusun kembali rangkaian. Cara kerja counter ini dibantu oleh comparator / pembanding. Comparator adalah suatu rangkaian pembanding yang membandingkan 2 bilangan. Apabila kita membandingkan 2 buah bilangan maka kemungkinan nya ada tiga yakni A > B, B > A atau A = B. Kondisi A = B ini yang diperlukan dalam membangun rangkaian programmable counter. Prinsip pengaturan modulusnya : saat A = B, maka ouput comparator akan mengaktifkan reset/clear, sehingga perhitungan kembali ke nol. Gambar rangkaian programmable counter adalah sebagai berikut;




b) Self-Stopping Counter

Self stoping adalah rangkaian yang berfungsi agar counter berhenti otomatis di angka yang sudah diatur. Jika ingin rangkaian menghitung kembali,counter perlu direset. Dibutuhkan switch yang dapat mengatur bila hitungan telah mencapai modulus yang diinginkan maka dengan otomatis counter akan menghentikan perhitungan. Switch dapat dibuat dengan menggunakan gerbang AND. Gambar rangkaianself-stopping counter adalah sebagai berikut



c) Programmable self-stopping counter

Programmable self-stopping counter merupakan kombinasi dari programmable dan self-stopping counter. Pada counter ini, dapat diatur tanpa membongkar rangkaian kapan counter berhenti.Perancangannya yaitu dengan menghubungkan output A = B komparator ke gerbang AND dengan clock. Gambar rangkaian programmable self-stopping counter adalah sebagai berikut



B. Counter Sinkron

Counter Sinkron atau parallel counter adalah counter yang masukan clock pemicunya dihubungkan ke setiap flip-flop, sehingga setiap flip-flop akan beroperasi dengan masukan transisi clock yang sama. Pada counter sinkron semua jalur input clock flip-flop dihungbungkan sehingga setiap flip-flop mendapatkan pulsa clock menjadi satu bersamaan. Dengan konfigurasi parallel pada counter sinkron ini memberikan keuntungan pada counter sinkron yaitu tidak terjadinya penundaan waktu propagasi.

Perangcangan Counter Sinkron diapat dilakukan dengan Langkah-langkah sebagai berikut;

1) Membuat State Diagram

   State Diagram bertujuan untuk menentukan urutan state yang akan dimunculkan pada rangkaian, sesuai yang diperintahkan.

2) Membuat State Table

   Dengan merujuk pada state diagram yang telah dibuat, kita dapat menentukan Present State dan Next State, agar dapat dengan mudah memindahkannya pada K-Map.

3) Menentukan jenis flip-flop, dan melengkapi state table

   Kita perlu menentukan jenis FF agar dapat menentukan jenis tabel Eksitasi yang akan digunakan

4) Menentukan persamaan untuk setiap input flip-flop

   Gunakan referensi state table yang telah lengkap kondisi input dan outputnya (mengacu pada tabel eksitasi) dan pindahkan hasilnya pada K-Map, sesuai dengan nomor tabel pada Present State dan nomor tabel pada K-Map.

5) Membuat rangkaian

   Setelah didapat persamaan untuk tiap input FF, gambarkan rangkaiannya.

1. Up Counter Sinkron

Up Counter Sinkron adalah counter sinkron yang menghitung naik. Contoh perancangan up counter sinkron adalah sebagai berikut

2. Down Counter Sinkron

Down Counter sinkron adalah counter sinkron yang menghitung mundur dari n ke 0 kemudian berulang. Perancangan caounter ini pada dasarnya sama dengan up counter sinkron hanya saja pada state diagram, anak panah menuju ke urutan mundur. Contoh perancangan down counter sinkron adalah sebagai beriku

3. Random Counter Sinkron

Random counter sinkron merupakan counter yang urutan bilangannya dirancang sendiri tanpa mengikuti urutan yang sebenarnya. Untuk merancang random counter sinkron hanya perlu membuat state diagram yang sesuai dengan urutan yang diinginkan

4. Up/Down Counter Sinkron


Up/Down counter sinkron merupakan counter yang memiliki mode untuk menghitung naik atau mundur. Untuk merancang counter ini perlu ditambahkan input untuk menjadi mode. Kemudian input tersebut dimasukkan juga ke K-Map untuk mencari persamaan input-input flip-flop. Contoh perancangan Up/Down counter adalah sebagai berikut

a) Up/Down counter
b) Random Up/Down counter (kasih contohnya 2 mksdnya yg gk random sama random)

C. Contoh Soal

1. Counter Asinkron

a) Rangkaian Down Counter MOD 4 D-FF Transisi Naik




1) Tentukan input D dan Clock.
2) Persiapkan 2 IC 7474 (2 Gerbang), potensio resistor 1k-5k ohm, 2 resistor 330 ohm dan 2 LED sebagai output.

3) Pasangkan input dan output pada protoboard sesuai dengan gambar di atas.
4) Agar rangkaian menjadi up counter, maka hubungkan Q gerbang 1 dengan clock gerbang 2.
5) Pasangkan Output rangkaian schmitt dengan input T atau clock pada rangkaian D-FF.
   Sesuaikan LED output dengan bilangan biner secara berurut dimulai dari 0 kemudian 3, 2, 1 dan 0 lagi.


Tabel Data Uji Coba:

CLK	Q_1	Q_0
↑	0	0
↑	1	1
↑	1	0
↑	0	1
↑	Looping	

Timing Diagram D-FF MOD 4:



b) Rangkaian Down Counter MOD 16 JK-FF dan Schmitt



1) Tentukan input J, K dan Clock.
2) Persiapkan 2 IC 7476 (4 Gerbang), 1 IC 7447, potensio resistor 1k-5k ohm, 2 resistor 330 ohm dan LED seven segment anoda sebagai output.
3) Pasangkan input dan output pada protoboard sesuai dengan gambar rangkaian di atas.
4) Agar rangkaian menjadi down counter, maka hubungkan Q' gerbang 1 dengan clock gerbang 2, Q' gerbang 2 dengan gerbang clock 3, dan Q' gerbang 3 dengan clock gerbang 4
5) Hubungkan output MOD 8 ke input IC 7447, yaitu Q0 ke A, Q1 ke B, Q2 ke C dan Q3 ke D.
6) Pasangkan Output rangkaian schmitt dengan input T atau clock pada rangkaian JK-FF.


7) Sesuaikan LED output dengan bilangan biner secara berurut dimulai dari 0 kemudian 15, 14, 13 hingga 0 lagi.

Tabel Data Uji Coba:

CLK	Q_3	Q_2	Q_1	Q_0	Seven Segment
↓	0	0	0	0	
↓	1	1	1	1	
↓	1	1	1	0	
↓	1	1	0	1	
↓	1	1	0	0	
↓	1	0	1	1	
↓	1	0	1	0	
↓	1	0	0	1	
↓	1	0	0	0	

CLK	Q_3	Q_2	Q_1	Q_0	Seven Segment
↓	0	1	1	1	
↓	0	1	1	0	
↓	0	1	0	1	
↓	0	1	0	0	
↓	0	0	1	1	
↓	0	0	1	0	
↓	0	0	0	1	
↓	0	0	0	0	
↓	Looping				

c) Rangkaian Down Counter MOD 6 D-FF Transisi Naik




1) Tentukan input D dan Clock.
2) Untuk D-FF persiapkan 2 IC 7474 (3 Gerbang),1 IC 7410 (2 gerbang), 7408 (1 gerbang), IC 7486 (2 gerbang) dan untuk rangkaian clock schmitt trigger persiapkan potensio resistor 1k-5k Ohm, IC 7413/7414 Schmitt Trigger, 3 resistor 330 Ohm dan 3 LED sebagai output.
3) Pasangkan input dan output pada protoboard sesuai dengan gambar di atas.

4) Agar rangkaian bisa berganti mode, maka tambahkan gerbang EX-OR untuk setiap sambungan antar D-FF.
5) Input gerbang EX-OR digabungkan antara input mode dan Q_0, lalu output gerbang EX-OR dihubungkan dengan clock selanjutnya yaitu clock gerbang 2.
6) Lakukan hal yang sama pada input mode dan output Q_1 dengan output EX-OR yang terhubung dengan clock gerbang 3.
7) Untuk down counter agar rangkaian melewati bilangan 7 dan 6 maka di nand inputkan Q_0, Q_1, dan Q_2 dengan clear yang ingin direset yaitu Clear gerbang 2.
8) Untuk up counter agar rangkaian tereset sebelum mencapai bilangan biner 110 maka di nand inputkan Q_0', Q_1, dan Q_2 dengan clear yang ingin direset yaitu Clear gerbang 2 dan 3.
9) Kedua gerbang output nand diandkan
10) Sebelum itu kedua input harus diberi kapasitor 470uF untuk mengurangi efek bouncing pada rangkaian.
11) Pasangkan Output rangkaian schmitt dengan input T atau clock pada input clock gerbang 1.
12) Rangkaikan pada protoboard rangkaian seven segment dengan IC 7447, 7 buah resistor yang digunakan pada jalur output IC 7447 menuju common Anoda.
13) Pasangkan Output rangkaian D-FF yaitu Q_0, Q_1, dan Q_2 dengan rangkaian Seven Segment.
14) Pasangkan Output rangkaian D-FF yaitu Q_0, Q_1, dan Q_2 dengan masing-masing resistor 330 Ohm dan sebuah LED.
15) Untuk input mode 0 esuaikan LED output dengan bilangan biner secara berurut dimulai dari 0 kemudian 5, 4, …, 1 dan 0 lagi.
16) Untuk input mode 1 esuaikan LED output dengan bilangan biner secara berurut dimulai dari 0 kemudian 1, 2, …, 5 dan 0 lagi.

Tabel Data Uji Coba:


CLK	EX-OR 0			EX-OR 1		
	Q_2	Q_1	Q_0	Q_2	Q_1	Q_0
↑	0	0	0	0	0	0
↑	1	0	1	0	0	1
↑	1	0	0	0	1	0
↑	0	1	1	0	1	1
↑	0	1	0	1	0	0
↑	0	0	1	1	0	1
↑	0	0	0	0	0	0
↑	Looping (Down)			Looping (Up)		

Timing Diagram D-FF MOD 6:




2. Counter Sinkron

a) Rangkaian Counter Sinkron Modulo 8 Up Counter dan Down Counter JK-FF Transisi Turun, Clock Schmitt Trigger, dan Ouput LED Seven Segment



Mod 8 Sinkron Up Counter




Mod 8 Sinkron Down Counter

1) Tentukan input J dan K.
2) Untuk JK-FF persiapkan 2 IC 7476 (3 Gerbang) dan untuk rangkaian clock schmitt trigger persiapkan potensio resistor 1k-5k Ohm, IC 7413/7414 Schmitt Trigger, IC 7447, 7 resistor 330 Ohm dan 1 LED Seven Segment Anoda sebagai output.
3) Pasangkan input dan output pada protoboard sesuai dengan gambar di atas.
4) Pasangkan Output rangkaian schmitt dengan input clock gerbang 1, 2, dan 3.
5) Rangkaian yang diinginkan adalah up counter modulo 8, maka tentukan state diagramnya, lalu tabel state diagram yang terdiri dari sisi output dan input, untuk sisi output terdapat (Q_2, Q_1, Q_0) dan sisi input berdasarkan flip flop yang digunakan (JK, D, T, RS) dan yang terakhir merangkaikan persamaan sisi input dari K-MAP ke protoboard.
6) Gambarkan State diagram dengan kondisi sisi output (Q_2, Q_1, Q_0) secara berurut dan dengan arah panah yang jelas, misalnya dari 000(0) s/d 111(7) lalu kembali ke 000 lagi setelah output mencapai 111.
7) Buat Tabel State dengan sisi ouput (Q_2, Q_1, Q_0) terbagi dua kolom yaitu kolom Present State dan kolom Next State, untuk kolom Present State sisi output di isi dengan nilai berurut sesuai dengan nilai sisi output yang ada di state diagram. Sedangkan untuk Next State di isi dengan nilai biner sesudah isi baris dari kolom Present State. Contoh: nilai PS adalah 000, maka nilai NS jika Up counter adalah 001 dan nilai NS jika Down counter adalah 111 (Mod 8). Sisi input dari tabel state ditinjau dari sisi Output NS dan PS, lalu nilai sisi input ditentukan berdasarkan tabel eksitasi dari flip flop yang digunakan.
8) Buat K-MAP dari sisi input, lalu sederharnakan persamaannya.
9) Rangkaikan persamaan sisi input yang sudah disederharnakan dari K-MAP.

10) Rangkaikan pada protoboard rangkaian seven segment dengan IC 7447, 7 buah resistor yang digunakan pada jalur output IC 7447 menuju common Anoda.
11) Pasangkan Output rangkaian D-FF yaitu Q_0, Q_1, dan Q_2 dengan rangkaian seven segment yang telah disiapkan.
12) Perhatikan tampilan output dari seven segment, lalu sesuaikan dengan perhitungan bilangan biner secara berurut dimulai dari 0 kemudian 1, 2, 3, …, 7 dan kembali ke 0 lagi (Looping).

Perancangan Rangkaian Up Counter Modulo 8 JK-FF Transisi Turun

State Diagram:



State Table:

Desimal	Input						Output					
	Present State			Next State			J	K	J	K	J	K
	Q_2	Q_1	Q_0	Q_2	Q_1	Q_0	2	2	1	1	0	0
0	0	0	0	0	0	1	0	D	0	D	1	D
1	0	0	1	0	1	0	0	D	1	D	D	1
2	0	1	0	0	1	1	0	D	D	0	1	D
3	0	1	1	1	0	0	1	D	D	1	D	1
4	1	0	0	1	0	1	D	0	0	D	1	D
5	1	0	1	1	1	0	D	0	1	D	D	1
6	1	1	0	1	1	1	D	0	D	0	1	D
7	1	1	1	0	0	0	D	1	D	1	D	1

K-MAP:

Q_1Q_0 / Q_2	00	01	11	10
0	0	0	1	0
1	D	D	D	D

$J_2 = Q_1Q_0$

Q_1Q_0 / Q_2	00	01	11	10
0	D	D	D	D
1	0	0	1	0

$K_2 = Q_1Q_0$

Q_1Q_0 / Q_2	00	01	11	10
0	0	1	D	D
1	0	1	D	D

$J_1 = Q_0$

Q_1Q_0 / Q_2	00	01	11	10
0	D	D	1	0
1	D	D	1	0

$K_1 = Q_0$

Q_1Q_0 / Q_2	00	01	11	10
0	1	D	D	1
1	1	D	D	1

J_0=1

Q_1Q_0 / Q_2	00	01	11	10
0	D	1	1	D
1	D	1	1	D


K_0=1

Tabel Data Uji Coba:

CLK	Q_3	Q_2	Q_1	Q_0	Seven Segment
↓	0	0	0	0	
↓	0	0	0	1	
↓	0	0	1	0	
↓	0	0	1	1	
↓	0	1	0	0	
↓	0	1	0	1	
↓	0	1	1	0	
↓	0	1	1	1	
↓	0	0	0	0	
↓	Looping (Up Counter)				

Perancangan Rangkaian Down Counter Modulo 8 JK-FF Transisi Turun

State Diagram:



State Table:

Desismal	Input						Output					
	Present State			Next State			J	K	J	K	J	K
	Q_2	Q_1	Q_0	Q_2	Q_1	Q_0	2	2	1	1	0	0
0	0	0	0	1	1	1	1	D	1	D	1	D
1	0	0	1	0	0	0	0	D	0	D	D	1
2	0	1	0	0	0	1	0	D	D	1	1	D
3	0	1	1	0	1	0	0	D	D	0	D	1
4	1	0	0	0	1	1	D	1	1	D	1	D
5	1	0	1	1	0	0	D	0	0	D	D	1
6	1	1	0	1	0	1	D	0	D	1	1	D
7	1	1	1	1	1	0	D	0	D	0	D	1

K-MAP:

Q_1Q_0 / Q_2	00	01	11	10
0	1	0	0	0
1	D	D	D	D

$J_2 = Q_1'Q_0'$

Q_1Q_0 / Q_2	00	01	11	10
0	D	D	D	D
1	0	0	1	0

$K_2 = Q_1'Q_0'$

Q_1Q_0 / Q_2	00	01	11	10
0	0	1	D	D
1	0	1	D	D

$J_1 = Q_0'$

Q_1Q_0 / Q_2	00	01	11	10
0	D	D	1	0
1	D	D	1	0

$K_1 = Q_0'$

Q_1Q_0 / Q_2	00	01	11	10
0	1	D	D	1
1	1	D	D	1

$J_0 = 1$

Q_1Q_0 / Q_2	00	01	11	10
0	D	1	1	D
1	D	1	1	D


$K_0 = 1$

Tabel Data Uji Coba:

CLK	Q_3	Q_2	Q_1	Q_0	Seven Segment
↓	0	0	0	0	
↓	0	1	1	1	
↓	0	1	1	0	
↓	0	1	0	1	
↓	0	1	0	0	

↓	0	0	1	1		
↓	0	0	1	0		
↓	0	0	0	1		
↓	0	0	0	0		
↓	Looping (Up Counter)					

b) Rangkaian Counter Sinkron Modulo 6 Down Counter JK-FF Transisi Turun, Clock Schmitt Trigger, dan Ouput LED Seven Segment




Mod 6 Sinkron Down Counter

1) Tentukan input J dan K.
2) Untuk JK-FF persiapkan 2 IC 7476 (3 Gerbang) dan untuk rangkaian clock schmitt trigger persiapkan potensio resistor 1k-5k Ohm, IC 7413/7414 Schmitt Trigger, IC 7447, 7 resistor 330 Ohm dan 1 LED Seven Segment Anoda sebagai output.
3) Pasangkan input dan output pada protoboard sesuai dengan gambar di atas.
4) Pasangkan Output rangkaian schmitt dengan input clock gerbang 1, 2, dan 3.
5) Rangkaian yang diinginkan adalah up counter modulo 6, maka tentukan state diagramnya, lalu tabel state diagram yang terdiri dari sisi output dan input, untuk sisi output terdapat (Q_2, Q_1, Q_0) dan sisi input berdasarkan flip flop yang digunakan (JK, D, T, RS) dan yang terakhir merangkaikan persamaan sisi input dari K-MAP ke protoboard.
6) Gambarkan State diagram dengan kondisi sisi output (Q_2, Q_1, Q_0) secara berurut dan dengan arah panah yang jelas, misalnya dari 000(0) s/d 101(5) lalu kembali ke 000 lagi setelah output mencapai 101.
7) Buat Tabel State dengan sisi ouput (Q_2, Q_1, Q_0) terbagi dua kolom yaitu kolom Present State dan kolom Next State, untuk kolom Present State sisi output di isi dengan nilai berurut sesuai dengan

nilai sisi output yang ada di state diagram. Sedangkan untuk Next State di isi dengan nilai biner sesudah isi baris dari kolom Present State. Contoh: nilai PS adalah 000, maka nilai NS jika Up counter adalah 001 dan nilai NS jika Down counter adalah 101 (Mod 6). Sisi input dari tabel state ditinjau dari sisi Output NS dan PS, lalu nilai sisi input ditentukan berdasarkan tabel eksitasi dari flip flop yang digunakan.

8) Buat K-MAP dari sisi input, lalu sederharnakan persamaannya.
9) Rangkaikan persamaan sisi input yang sudah disederharnakan dari K-MAP.
10) Rangkaikan pada protoboard rangkaian seven segment dengan IC 7447, 7 buah resistor yang digunakan pada jalur output IC 7447 menuju common Anoda.
11) Pasangkan Output rangkaian D-FF yaitu Q_0, Q_1, dan Q_2 dengan rangkaian seven segment yang telah disiapkan.
12) Perhatikan tampilan output dari seven segment, lalu sesuaikan dengan perhitungan bilangan biner secara berurut dimulai dari 0 kemudian 5, 4, …, 1 dan kembali ke 0 lagi (Looping).
13) Rangkaian Down Counter Modulo 6 JK-FF Transisi Turun

State Diagram:



State Table:

Desimal	Output						Input					
	Present State			Next State			J	K	J	K	J	K
	Q_2	Q_1	Q_0	Q_2	Q_1	Q_0	2	2	1	1	0	0
0	0	0	0	1	0	1	1	D	0	D	1	D
1	0	0	1	0	0	0	0	D	0	D	D	1
2	0	1	0	0	0	1	0	D	D	0	1	D
3	0	1	1	0	1	0	0	D	D	1	D	1
4	1	0	0	0	1	1	D	1	1	D	1	D
5	1	0	1	1	0	0	D	0	0	D	D	1

K-MAP:

Q_1Q_0 / Q_2	00	01	11	10
0	0	0	1	0
1	D	D	D	D

$J_2 = Q_1Q_0$

Q_1Q_0 / Q_2	00	01	11	10
0	D	D	D	D
1	0	1	1	D

$K_2 = Q_0$

Q_1Q_0 / Q_2	00	01	11	10
0	0	1	D	D
1	0	0	D	D

$J_1 = Q_2{}'Q_0$

Q_1Q_0 / Q_2	00	01	11	10
0	D	D	1	0
1	D	D	1	D

$K_1 = Q_0$

Q_1Q_0 / Q_2	00	01	11	10
0	1	D	D	1
1	1	D	D	D

$J_0 = 1$


Q_1Q_0 / Q_2	00	01	11	10
0	D	1	1	D
1	D	1	D	D

$K_0 = 1$

Tabel Data Uji Coba:

CLK	Q_3	Q_2	Q_1	Q_0	Seven Segment
↓	0	0	0	0	
↓	0	1	0	1	
↓	0	1	0	0	
↓	0	0	1	1	
↓	0	0	1	0	
↓	0	0	0	1	
↓	0	0	0	0	
↓	Looping (Down Counter)				

c) Rangkaian Counter Sinkron Modulo 6 Up/Down Counter D-FF Transisi Naik, Clock Schmitt Trigger, dan Ouput LED Seven Segment




Mod 6 Sinkron Up/down Counter menggunakan D-FF

1) Tentukan input D.
2) Untuk JK-FF persiapkan 2 IC 7476 (3 Gerbang) dan untuk rangkaian clock schmitt trigger persiapkan potensio resistor 1k-5k Ohm, IC 7413/7414 Schmitt Trigger, IC 7447, 7 resistor 330 Ohm dan 1 LED Seven Segment Anoda sebagai output.
3) Pasangkan input dan output pada protoboard sesuai dengan gambar di atas.
4) Pasangkan Output rangkaian schmitt dengan input clock gerbang 1, 2, dan 3.
5) Rangkaian yang diinginkan adalah up counter modulo 6, maka tentukan state diagramnya, lalu tabel state diagram yang terdiri dari sisi output dan input, untuk sisi output terdapat (Q_2, Q_1, Q_0) dan sisi input berdasarkan flip flop yang digunakan (JK, D, T, RS) dan yang terakhir merangkaikan persamaan sisi input dari K-MAP ke protoboard.
6) Gambarkan State diagram dengan kondisi sisi output (Q_2, Q_1, Q_0) secara berurut dan dengan arah panah yang jelas, ketika X=0 maka rangkaian D-FF menjadi down counter yang menghitung dari 101(5) s/d 000(0) lalu kembali ke 101 lagi setelah output mencapai 000, ketika X=1 maka rangkaian D-FF menjadi up counter yang menghitung dari 000(0) s/d 101(5) lalu kembali ke 000 lagi setelah output mencapai 101.
7) Buat Tabel State dengan sisi ouput (Q_2, Q_1, Q_0) terbagi dua kolom yaitu kolom Present State dan kolom Next State yang mencakup up (X=1) dan down(X=0) counter, untuk kolom Present State sisi output di isi dengan nilai berurut sesuai dengan nilai sisi output yang ada di state diagram. Sedangkan untuk Next State di isi dengan nilai biner sesudah isi baris dari kolom Present State. Contoh: nilai PS adalah 000, maka nilai NS ketika up counter adalah 001(X=1) dan nilai NS jika Down counter adalah 101(X=0) (Mod 6). Sisi input dari tabel state ditinjau dari sisi Output NS (ketika X=1 dan X=0)

dan PS, lalu nilai sisi input ditentukan berdasarkan tabel eksitasi dari flip flop yang digunakan.

8) Buat K-MAP dari sisi input, lalu sederharnakan persamaannya.
9) Rangkaikan persamaan sisi input yang sudah disederharnakan dari K-MAP.
10) Rangkaikan pada protoboard rangkaian seven segment dengan IC 7447, 7 buah resistor yang digunakan pada jalur output IC 7447 menuju common Anoda.
11) Pasangkan Output rangkaian D-FF yaitu Q_0, Q_1, dan Q_2 dengan rangkaian seven segment yang telah disiapkan.
12) Perhatikan tampilan output dari seven segment, lalu sesuaikan dengan perhitungan bilangan biner secara berurut, ketika X=0 perhitungan dimulai dari 0 kemudian 5, 4, …, 1 dan kembali ke 0 lagi (Looping), dan ketika X=1 perhitungan dimulai dari 0 kemudian 1, 2, …, 5 dan kembali ke 0 lagi (Looping).

State Diagram:



State Table:

Desimal	Output										
	Present State			KMAP	Next State X=0			KMAP	Next State X=1		
	Q_2	Q_1	Q_0		Q_2	Q_1	Q_0		Q_2	Q_1	Q_0
0	0	0	0	0	1	0	1	8	0	0	1
1	0	0	1	1	0	0	0	9	0	1	0
2	0	1	0	2	0	0	1	10	0	1	1
3	0	1	1	3	0	1	0	11	1	0	0
4	1	0	0	4	0	1	1	12	1	0	1
5	1	0	1	5	1	0	0	13	0	0	0

K-MAP:

Q_1Q_0 / XQ_2	00	01	11	10
00	1	0	0	0
01	0	1	D	D
11	1	0	D	D
10	0	0	1	0

D_2= X'Q_2'Q_1'Q_0'+X'Q_2Q_0+ XQ_2Q_0'+XQ_1Q_0

Q_1Q_0 / XQ_2	00	01	11	10
00	0	0	1	0
01	1	0	D	D
11	0	0	D	D
10	0	1	0	1

D_1= X'Q_2Q_0'+X'Q_1Q_0+ XQ_2'Q_1'Q_0+XQ_1Q_0'


Q_1Q_0 / XQ_2	00	01	11	10
00	1	0	0	1
01	1	0	D	D
11	1	0	D	D
10	1	0	0	1

$D_0 = Q_0'$

Tabel Data Uji Coba:

CLK	X=0					X=1				
	Q_3	Q_2	Q_1	Q_0	Seven Segment	Q_3	Q_2	Q_1	Q_0	Seven Segment
↑	0	0	0	0		0	0	0	0	
↑	0	1	0	1		0	0	0	1	
↑	0	1	0	0		0	0	1	0	
↑	0	0	1	1		0	0	1	1	
↑	0	0	1	0		0	1	0	0	
↑	0	0	0	1		0	1	0	1	
↑	Looping (Down Counter)					Looping (Up Counter)				

d) Rangkaian Random Counter Sinkron JK-FF Transisi Turun yang memiliki output 0→5→1→4→2→3→0 (Looping), Clock Schmitt Trigger, dan Ouput LED Seven Segment




Mod 6 Random Counter Sinkron

1) Tentukan input J dan K.
2) Untuk JK-FF persiapkan 2 IC 7476 (3 Gerbang) dan untuk rangkaian clock schmitt trigger persiapkan potensio resistor 1k-5k Ohm, IC 7413/7414 Schmitt Trigger, IC 7447, 7 resistor 330 Ohm dan 1 LED Seven Segment Anoda sebagai output.

3) Pasangkan input dan output pada protoboard sesuai dengan gambar di atas.
4) Pasangkan Output rangkaian schmitt dengan input clock gerbang 1, 2, dan 3.
5) Rangkaian yang diinginkan adalah Random counter modulo 6, maka tentukan state diagramnya, lalu tabel state diagram yang terdiri dari sisi output dan input, untuk sisi output terdapat (Q_2, Q_1, Q_0) dan sisi input berdasarkan flip flop yang digunakan (JK, D, T, RS).
6) Gambarkan State diagram dengan kondisi sisi output (Q_2, Q_1, Q_0) secara berurut dan dengan arah panah yang jelas, misalnya dari 000(0) s/d 101(5) lalu kembali ke 000 lagi setelah output mencapai 101.
7) Buat Tabel State dengan sisi ouput (Q_2, Q_1, Q_0) terbagi dua kolom yaitu kolom Present State dan kolom Next State, untuk kolom Present State sisi output di isi dengan nilai berurut sesuai dengan nilai sisi output yang ada di state diagram. Sedangkan untuk Next State di isi dengan nilai biner sesudah isi baris dari kolom Present State. Contoh: nilai PS adalah 000, maka nilai NS jika Up counter adalah 001 dan nilai NS jika Down counter adalah 101 (Mod 6). Sisi input dari tabel state ditinjau dari sisi Output NS dan PS, lalu nilai sisi input ditentukan berdasarkan tabel eksitasi dari flip flop yang digunakan.
8) Buat K-MAP dari sisi input, lalu sederharnakan persamaannya.
9) Rangkaikan persamaan sisi input yang sudah disederharnakan dari K-MAP.
10) Rangkaikan pada protoboard rangkaian seven segment dengan IC 7447, 7 buah resistor yang digunakan pada jalur output IC 7447 menuju common Anoda.
11) Pasangkan Output rangkaian JK-FF yaitu Q_0, Q_1, dan Q_2 dengan rangkaian seven segment yang telah disiapkan.
12) Perhatikan tampilan output dari seven segment, lalu sesuaikan dengan perhitungan bilangan biner yang diinginkan dimulai dari 0 kemudian 5, 1, 4, 2, 3 dan kembali ke 0 lagi (Looping).

State Diagram:



State Table:

Desimal	Output						Input					
	Present State			Next State			J	K	J	K	J	K
	Q_2	Q_1	Q_0	Q_2	Q_1	Q_0	2	2	1	1	0	0
0	0	0	0	1	0	1	1	D	0	D	1	D
5	1	0	1	0	0	1	D	1	0	D	D	0
1	0	0	1	1	0	0	1	D	0	D	D	1
4	1	0	0	0	1	0	D	1	1	D	0	D
2	0	1	0	0	1	1	0	D	D	0	1	D
3	0	1	1	0	0	0	0	D	D	1	D	1

K-MAP:

Q_1Q_0 / Q_2	00	01	11	10
0	1	1	0	0
1	D	D	D	D

$J_2 = Q_1'$

Q_1Q_0 / Q_2	00	01	11	10
0	D	D	D	D
1	1	1	D	D

$K_2 = 1$

Q_1Q_0 / Q_2	00	01	11	10
0	0	0	D	D
1	1	0	D	D

$J_1 = Q_2 Q_0'$

Q_1Q_0 / Q_2	00	01	11	10
0	D	D	1	0
1	D	D	D	D

$K_1 = Q_0$

Q_1Q_0 / Q_2	00	01	11	10
0	1	D	D	1
1	0	D	D	D

$J_0 = Q_2'$

Q_1Q_0 / Q_2	00	01	11	10
0	D	1	1	D
1	D	0	D	D


$K_0 = Q_2'$

Tabel Data Uji Coba:

CLK	Q_2	Q_1	Q_0	Seven Segment
↓	0	0	0	
↓	1	0	1	
↓	0	0	1	
↓	1	0	0	
↓	0	1	0	

↓	0	0	1		
↓	0	0	0		
↓	Looping				

BAB 3
Shift Register




BAB III
SHIFT REGISTER

Shift Register merupakan jenis rangkaian logika sekuensial yang jika dilihat dari namanya, "*Shift*" berarti "bergeser" dan "*Register*" berarti "penyimpan data". Jadi *Shift Register* merupakan suatu penyimpan data yang mempunyai kemampuan menggeser data tersebut, baik ke kiri ataupun ke kanan. Rangkaian Logika Sekuensial dari Shift Register akan mengambil data dari saluran input kemudian data tersebut akan dipindahkan atau digeser ke bagian output dalam setiap kali siklus clock.


Shift Register pada dasarnya merupakan suatu rangkaian beberapa *Latch* atau flip-flop yang disusun secara seri membentuk untaian, sehingga output dari satu *Latch* akan menjadi input dari *Latch* berikutnya. Data dapat masuk secara seri yaitu satu per satu baik dari kiri ataupun dari kanan, dan dapat juga masuk secara bersamaan atau secara paralel. Shift Register secara umum dilengkapi dengan sebuah Clear/Riset sehingga rangkaian dapat di Set atau Riset sesuai kebutuhan.

Menurut pergeseran data yang dijalankan, *shift register* dibagi menjadi empat macam yaitu Serial Input Serial Output (SISO), Serial Input to Parallel Output (SIPO), Parallel Input to Serial Output (PISO), dan Parallel Input to Parallel Output (PIPO).


A. Serial Input to Serial Output (SISO)




Pada jenis SISO, data yang masuk ke Shift Register secara seri dimasukkan satu per satu dalam satu siklus clock dan keluar juga dalam bentuk seri setelah semua input dimasukkan. Jenis SISO akan memasukkan data bit demi bit mulai dari flip-flop yang paling ujung dan digeser sampai semua terisi.




B. Serial Input to Parallel Output (SIPO)




Pada jenis SIPO, data yang masuk ke Shift Register secara seri, satu bit data untuk setiap siklus clock. Sedangkan data yang keluar dalam bentuk paralel tanpa mengubah nilai data tersebut.




C. Parallel Input to Serial Output (PISO)




Pada jenis PISO, data yang masuk ke Shift Register dalam bentuk paralel secara bersamaan dalam siklus satu clock. Output berbentuk seri dengan output satu bit untuk setiap clock.



D. Parallel Input to Parallel Output (PIPO)




Pada jenis PIPO, data yang masuk ke Shift Register dalam bentuk paralel secara bersamaan dalam satu siklus clock. Output juga akan keluar secara bersamaan untuk siklus clock selanjutnya. Jika tidak ada pulsa clock, bit tidak digeserkan dan pembacaan di output Q adalah sama dengan apa yang dimasukkan. Jika diberi pulsa clock, setiap bit akan digeserkan satu tempat pada setiap pulsa clock.




E. IC untuk Shift Register


1. IC 74194 (4-bit shift register)




2. IC 74195 (4-bit shift register)




3. IC 74595 (8-bit shift register)




BAB 4
Sequencial Machine



BAB IV
SEQUENTIAL MACHINE



Rangkaian sekuensial adalah rangkaian yang memiliki kemampuan menyimpan state sebelumnya. Biasanya terkandung flip-flop dan kadang-kadang bersama gerbang logika dasar. Rangkaian sekuensial atau sequential machine (SM) terbagi menjadi 2 yaitu **Moore** dan **Mealy.** Pada SM terdapat runtutan atau sekuen state logika.



Jumlah state yang ada pada suatu rangkaian SM adalah 2^N dan minimalnya adalah 2 atau $(2 \leq Jumlah\ State \leq 2^N)$. Perancangan rangkaian sequensial juga membutuhkan **state diagram.**




Diagram tersebut menunjukkan diagram sederhana state satu arah yang memperlihatkan *present state* (PS) dan *next state* (NS). PS merupakan keadaan sekarang, dan NS merupakan keadaan selanjutnya.






Diagram tersebut menunjukkan diagram state dua arah, SM memiliki variable input yaitu X. Menuju ke arah kanan jika X, menuju ke arah kiri jika X'.

Diagram state juga memiliki aturan yaitu Penjumlahan (Gerbang Logika OR) dari semua kombinasi variabel input yang keluar dari suatu state harus sama dengan 1.

Contoh:




1 input memiliki 2 kombinasi yaitu X dan X' ($X + X' = 1$)



2 input memiliki 4 kombinasi yaitu XY, XY', X'Y, dan X'Y' ($XY + XY' + X'Y + X'Y' = 1$)

A. Mealy Model Machine

1. State Diagram




State diagram mealy menunjukkan bahwa rangkaian memiliki input x dan output z. Dari state diagram tersebut dapat diketahui bahwa ketika berada di state A kemudian medapat input 0, maka akan berpindah ke state B dan mendapat output 0. Ketika di state B mendapat input 1, maka akan berpindah ke state A dan mendapat output 1. Ketika di state C ketika mendapat 0, maka akan berpindah ke state A dan mendapat

output 0. Begitu juga untuk pembacaan state, input, dan output yang lainnya. Setelah diagram dianalisis, dapat dibuat state table.

2. State table

Present state	Input x = 0	Input x = 1
A	B/1	C/0
B	B/0	A/1
C	A/0	C/0


3. Timing Diagram



Dapat diamati bahwa untuk metode mealy, output dapat berubah tanpa perlu mendapat clock terlebih dahulu, output hanya bergantung pada input di state yang didapatnya.

B. Moore Model Machine

1. State Diagram




State Diagram moore menunjukkan bahwa rangkaian memiliki 3 state, yang setiap statenya memiliki output masing-masing, satet w memiliki output 0, state x memiliki output 1, state y memiliki output 0. Ketika berada di state w dan mendapat input 0, maka akan berpindah ke state y yang memiliki output 0. Begitu juga dengan pembacaan state-state dan input-input lainnya. Jika state diagram sudah dianalisis, dapat dibuat state table-nya.

2. State table

Present state	Input x = 0	Input x = 1	Outputs
W	Y	X	0
X	X	Y	1
Y	X	W	0

3. Timing Diagram



Dapat diamati bahwa untuk SM moore, agar output berubah, perlu diber clock terlebih dahulu, karena setiap state memiliki outputnya masing-masing, dan untuk berpindah state dibutuhkan clock.

C. Penyederhanaan State

1. Penyederhanaan State Moore

Diketahui sebuah state table dari rangkaian moore

Present State	Next State		Output Z
	W=0	W=1	
A	B	C	1
B	D	F	1
C	F	E	0
D	B	G	1
E	F	C	0
F	E	D	0
G	F	G	0

- Langkah Pertama, satukan semua state yang ada pada present state.
  P_1=(ABCDEFG)
- Langkah kedua, pisahkan State berdasarkan outputnya.
  P_2=(ABD)(CEFG)
- Langkah ketiga, pisahkan State berdasarkan kelompok state pada persamaan P_2 yang present statenya memiliki output berbeda, dan jika ada salah satu spresent state yang present statenya tidak sama dengan yang lain, maka statenya harus dipisahkan.
  (ABD)→(BDB), W=0
  (ABD)→(CFG), W=1
  (CEFG)→(FFEF), W=0
  (CEFG)→(ECDG), W=1
  P_3=(ABD)(CEG)(F)
- Langkah keempat, pisahkan State berdasarkan kelompok state pada persamaan P_3 yang present statenya memiliki output berbeda, dan jika ada salah satu spresent state yang present statenya tidak sama dengan yang lain, maka statenya harus dipisahkan.
  (ABD)→(BDB), W=0
  (ABD)→(CFG), W=1
  (CEG)→(FFF), W=0
  (CEG)→(ECG), W=1

(F)→(E), W=0
(F)→(D), W=1
P_4=(AD)(B)(CEG)(F)

- Langkah kelima, pilih salah satu state dari state yang masih menyatu dalam kurung persamaan 4, dan ganti semua pada state table menjadi state yang dipilih.
  A=D
  C=E=G
  P_5=(A)(B)(C)(F)
- Maka state table yang terbaru adalah

Present State	Next State		Output Z
	W=0	W=1	
A	B	C	1
B	A	F	1
C	F	C	0
F	C	A	0

2. Penyederhanaan State Mealy


- Diketahui sebuah state table dari rangkaian mealy

Present State	Next State,Z	
	W=0	W=1
A	B,0	D,1
B	E,0	F,1
C	B,0	D,1
D	E,0	B,1
E	E,0	F,1
F	F,0	C,0

- Langkah pertama, satukan semua state yang ada di PS
  P_1 = (ABCDEF)
- Langkah kedua,pisahkan state berdasarkan next state dan outputnya yang sama
  P_2 = (AC)(BE)(D)(F)
- Langkah ketiga, pilih salah satu dari state yang masih menyatu dalam kurung dan ganti semua pada state table menjadi state yang dipilih
  A=C
  B=E
  P_3 = (A)(B)(D)(F)
- Hapus state yang tidak dibutuhkan berdasarkan PS-nya
- Maka state table yang baru adalah

Present State	Next State,Z	
	W=0	W=1
A	B,0	D,1
B	E,0	F,1
D	E,0	B,1
F	F,0	C,0

BAB 5
Aplikasi Sequencial Machine



BAB V
APLIKASI SEQUENTIAL MACHINE

A. Sequence Detector

Sequence Detector adalah suatu rangkaian sekuensial yang berfungsi untuk mendeteksi urutan input. Output akan berlogic high jika urutan yang ingin dideteksi muncul pada input. Sequence detector terbagi menjadi dua yaitu overlapped dan non-overlapped.


1) **Overlapped (OL):** Input yang sudah terdeteksi atau terpakai bisa dideteksi atau digunakan kembali menjadi pendeteksi input berikutnya.
2) **Non-Overlapped (NOL):** input yang sudah terdeteksi atau terpakai tidak bisa dideteksi atau digunakan kembali menjadi pendeteksi input berikutnya.

Contoh: pendeteksi urutan 1101

Input (X)	0	1	0	1	1	0	1	1	0	1	0	1	1	1	0	1	1	0	1
Output (Z) – OL	0	0	0	0	0	0	1	0	0	1	0	0	0	0	0	1	0	0	1
Output (Z) - NOL	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	1	0	0	0

Contoh Soal:

a) Rangkaian Mealy Pendeteksi Sikuensial Input “111” Overlapping dan Non-Overlapping, Clock Schmitt Trigger, dan Ouput LED Seven Segment




Rangkaian Mealy Sikuensial Pendeteksi Input “111”
secara Overlapping dan Non-Overlapping


1) Untuk JK-FF persiapkan 2 IC 7476 (2 Gerbang) dan untuk rangkaian clock schmitt trigger persiapkan resistor 1k Ohm & 100 Ohm, Kapasitor 470u F, Push-Button, IC 7413/7414 Schmitt Trigger, IC 7447, 7 resistor 330 Ohm dan 1 LED Seven Segment Anoda 1 LED RED sebagai output.
2) Pasangkan input dan output pada protoboard sesuai dengan gambar di atas.
3) Pasangkan Output rangkaian schmitt dengan input clock gerbang 1 dan 2.

4) Rangkaian yang diinginkan adalah Pendeteksi Input “111” Overlapping dan Non-Overlapping
5) Tentukan State diagramnya dengan melogikakan agar input “111” terdeteksi secara overlapping dan Non-Overlapping.
6) Tentukan State Table dan State Assigned Table berdasarkan state diagram yang telah dibuat.
7) Buat Persamaan Input D-FF dan Persamaan Output (Z).
8) Rangkailah hasil sederharna dari persamaan input dan output pada protoboard.
9) Test rangkaian dengan menginputkan nilai random dan lihat apakah rangkaian dapat mendeteksi input yang bernilai 111 dengan LED pada output (Z) yang menyala secara Overlapping dan Non-Overlapping.

State Diagram:



Overlapping



Non-Overlapping

State Table:

PS	NS/Z	
	X=0	X=1
A	A/0	B/0
B	A/0	C/0
C	A/0	C/1

Overlapping

PS	NS/Z	
	X=0	X=1
A	A/0	B/0
B	A/0	C/0
C	A/0	A/1

Non-Overlapping

State Assigned Table:

PS	NS/Z	
Q_1Q_0	X=0	X=1
00	00/0	01/0
01	00/0	11/0
11	00/0	11/1

Overlapping

PS	NS/Z	
Q_1Q_0	X=0	X=1
00	00/0	01/0
01	00/0	11/0
11	00/0	00/1

Non-Overlapping

K-MAPS Persamaan Input dan Output Overlapping:

Q_1Q_0 X	00	01	11	10
0	0	d	d	0
1	1	d	d	0

$J_0 = XQ_1'$

Q_1Q_0 X	00	01	11	10
0	d	1	d	d
1	d	1	d	d

$K_0 = 1$

Q_1Q_0 X	00	01	11	10
0	0	0	d	d
1	0	1	d	d

$J_1 = XQ_0$

Q_1Q_0 X	00	01	11	10
0	d	d	d	1
1	d	d	d	0

$K_1 = X'$

Q_1Q_0 X	00	01	11	10
0	0	0	d	0
1	0	0	d	1

$Z = XQ_1$


K-MAPS Persamaan Input dan Output Non-Overlapping:

Pada Kmap J_0, K_0, J_1, dan Z memiliki hasil persamaan yang sama dengan Kmap Overlapping, namun yang berbeda hanyalah pada k-map K_1.

Q_1Q_0 X	00	01	11	10
0	d	d	d	1
1	d	d	d	1

$K_1 = 1$

b) Rangkaian Moore Pendeteksi Sikuensial Input "1001" secara Overlapping dan Non-Overlapping, Clock Schmitt Trigger, dan Ouput LED Seven Segment




Rangkaian Moore Sikuensial Pendeteksi Input "1001"
secara Overlapping dan Non-Overlapping


1) Untuk D-FF persiapkan 2 IC 7474 (2 Gerbang) dan untuk rangkaian clock schmitt trigger persiapkan resistor 1k Ohm & 100 Ohm, Kapasitor 470u F, Push-Button, IC 7413/7414 Schmitt Trigger, IC 7447, 7 resistor 330 Ohm dan 1 LED Seven Segment Anoda dan 1 LED RED sebagai output.
2) Pasangkan input dan output pada protoboard sesuai dengan gambar di atas.
3) Pasangkan Output rangkaian schmitt dengan input clock gerbang 1 dan 2.
4) Rangkaian yang diinginkan adalah Pendeteksi Input "1001" Overlapping dan Non-Overlapping
5) Tentukan State diagramnya dengan melogikakan agar input "1001" terdeteksi secara overlapping dan Non-Overlapping.

6) Tentukan State Table dan State Assigned Table berdasarkan state diagram yang telah dibuat.
7) Buat Persamaan Input D-FF dan Persamaan Output (Z).
8) Rangkailah hasil sederharna dari persamaan input dan output pada protoboard.
9) Test rangkaian dengan menginputkan nilai random dan lihat apakah rangkaian dapat mendeteksi input yang bernilai 1001 dengan LED pada output (Z) yang menyala secara Overlapping dan Non-Overlapping.

State Diagram:



Non-Overlapping



Overlapping

State Table:

PS	NS		Output Z
	X=0	X=1	
A	A	B	0
B	C	B	0
C	D	B	0
D	A	E	0
E	C	B	1

Overlapping

PS	NS		Output Z
	X=0	X=1	
A	A	B	0
B	C	B	0
C	D	B	0
D	A	E	0
E	A	B	1

Non-Overlapping

State Assigned Table:

PS	NS		Output Z
	X=0	X=1	
000	000	001	0
001	011	001	0
011	010	001	0
010	000	100	0
100	011	001	1

Overlapping

PS	NS		Output Z
	X=0	X=1	
000	000	001	0
001	011	001	0
011	010	001	0
010	000	100	0
100	000	001	1

Non-Overlapping

K-MAPS Persamaan Input dan Output Non-Overlapping:

Q_1Q_0 / XQ_2	00	01	11	10
00	0	1	0	0
01	0	d	d	d
11	1	d	d	d
10	1	1	1	0

$D_0 = Q_1'Q_0 + XQ_1' + XQ_0$

Q_1Q_0 / XQ_2	00	01	11	10
00	0	1	1	0
01	0	d	d	d
11	0	d	d	d
10	0	0	0	0

$D_1 = X'Q_0$

Q_1Q_0 / XQ_2	00	01	11	10
00	0	0	0	0
01	0	d	d	d
11	0	d	d	d
10	0	0	0	1

$D_2 = XQ_1Q_0'$

Q_1Q_0 / Q_2	00	01	11	10
0	0	0	0	0
1	1	d	d	d

$Z = Q_2Q_1'$

K-MAPS Persamaan Input dan Output Non-Overlapping:

Pada Kmap D_2 dan Z memiliki hasil persamaan yang sama dengan Kmap Overlapping, namun yang berbeda hanyalah pada k-map D_0 dan D_1.

Q_1Q_0 / XQ_2	00	01	11	10
00	0	1	0	0
01	1	d	d	d
11	1	d	d	d
10	1	1	1	0


$D_0 = Q_1'Q_0 + XQ_1' + XQ_0 + Q_2$

Q_1Q_0 / XQ_2	00	01	11	10
00	0	1	1	0
01	1	d	d	d
11	0	d	d	d
10	0	0	0	0

$D_1 = X'Q_0 + X'Q_2$

B. Serial Adder

Rangkaian ini berfungsi sebagai penjumlah (Adder), dimana input dimasukan secara serial dan menggunakan pulsa clock sebagai control untuk mengatur input yang masuk.




Jenis Perancangan Serial Adder pada Mealy

Tabel Kebenaran Full Adder:

Input			Output	
A	B	Cin	Cout	Sum
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

State Diagram:



State Table:

PS	NS/Z atau AB/S			
	A'B'	A'B	AB'	AB
G	G/0	G/1	G/1	H/0
H	G/1	H/0	H/0	H/1

State Table Assigned:

PS	NS/Z atau AB/S			
	A'B'	A'B	AB'	AB
0	0/0	0/1	0/1	1/0
1	0/1	1/0	1/0	1/1

Persamaan Input D-FF:

AB Q	00	01	11	10
0	0	0	1	0
1	0	1	1	1


D = AB+QA+QB

Persamaan Output Z atau Sum

AB Q	00	01	11	10
0	0	1	0	1
1	1	0	1	0

Z = A⊕B⊕Q


Gambar Rangkaian:



Penambahan bilangan biner 1001+1011=10100

C. Serial Subtractor

Rangkaian ini berfungsi sebagai pengurang (Subtractor), dimana input dimasukan secara serial dan menggunakan pulsa clock sebagai control untuk mengatur input yang masuk.




Serial Subtractor

Jenis Perancangan Serial Subtractor pada Mealy

Tabel Kebenaran Full Subtractor:

Input			Output	
A	B	Bin	Bout	Diff
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	1	0
1	0	0	0	1
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1

State Diagram:



State Table:

PS	NS/Z atau AB/S			
	A'B'	A'B	AB'	AB
G	G/0	H/1	G/1	G/0
H	H/1	H/0	G/0	H/1

State Table Assigned:

PS	NS/Z atau AB/S			
	A'B'	A'B	AB'	AB
0	0/0	1/1	0/1	0/0
1	1/1	1/0	0/0	1/1

Persamaan Input D-FF:

AB Q	00	01	11	10
0	0	1	0	0
1	1	1	1	0


D = A'B+QA'+QB

Persamaan Output Z atau Sum

AB Q	00	01	11	10
0	0	1	0	1
1	1	0	1	0

Z = A⊕B⊕Q

Gambar Rangkaian:



Penambahan bilangan biner 0100-0010=0010

D. Rangkaian Pengali -1 atau biner to komplemen 2

Rangkaian ini berfungsi untuk mengkonversi suatu bilangan biner ke negative-nya atau k'2-nya. Cara kerjanya yaitu dengan menganalisis pola biner ketika didiubah ke komplemen 2 (k'2).

Contoh: konversi +70 ke -70


+70 = 01000110 ——= tidak membalikan

-70 = 10111010 ——= membalikkan

Dapat dilihat bahwa jika diurutkan dari belakang, ketika masih mendapat 0, output tidak dibalikkan kemudian ketika mendapat 1, tetap tidak dibalikkan tetapi data setelahnya dibalikkan.

Jenis Perancangan Pengali -1 pada Mealy

State Diagram:



State Table: State Table Assigned:

PS	NS/Z atau AB/S	
	X=0	X=1
A	A/0	B/1
B	B/1	B/0

PS	NS/Z atau AB/S	
	X=0	X=1
0	0/0	1/1
1	1/1	1/0

Persamaan Input D-FF:

XQ	0	1
0	0	1
1	1	1

D = X+Q


Persamaan Output Z atau Sum

XQ	0	1
0	0	1
1	1	0

Z = A⊕Q

E. Analisa Rangkaian

Analisa rangkaian yang memiliki jenis flip-flop yang berbeda



- Persamaan Input
  $D=X\oplus Q_D=X'Q_D+XQ_D'$
  $T=Q_D$
- Persamaan Output
  $Z=XQ_T$
- Reverse KMAP

Q_D:

X/ Q_DQ_T	0	1
00	0	1
01	0	1
11	1	0
10	1	0

Q_T:

X/ Q_DQ_T	0	1
00	0	0
01	0	0
11	1	1
10	1	1

Z:


X/ Q_DQ_T	0	1
00	0	0
01	0	1
11	0	1
10	0	0

- State Table

Present State	Next State/Output	
State,Q_DQ_T	W=0	W=1
A,00	A,00/0	D,10/0
B,01	B,01/0	C,11/1


C,11	D,10/0	A,00/1
D,10	C,11/0	B,01/0

- State Diagram




LATIHAN


1. Rancang rangkaian up counter modulus 8 asinkron dengan menggunakan D-FF yang aktif di sisi turun. Lengkapilah dengan timing diagram.
2. Rancang rangkaian down counter modulus 16 asinkron dengan menggunakan JK-FF yang aktif di sisi turun. Lengkapilah dengan timing diagram
3. Rancang rangkaian up/down counter modulus 8 asinkron dengan menggunakan JK-FF.
4. Rancang rangkaian up counter modulo 13 sinkron dengan menggunakan JK-FF yang aktif disisi turun. Lengkapi dengan timing diagram.
5. Rancang rangkaian down counter modulus 10 sinkron dengan menggunakan D-FF yang aktif di sisi naik. Lengkapi dengan timing diagram
6. Rancang rangkaian random counter sinkron yang memiliki urutan output:




   Dengan menggunakan D-FF yang aktif di sisi turun. Lengkapi dengan timing diagram
7. Rancang rangkaian up/down counter modulus 16 sinkron dengan menggunakan D-FF yang aktifsisi turun. Lengkapi dengan timing diagram.
8. Rancang rangkaian up/down random counter sinkron yang memiliki urutan output:



   Dengan menggunakan JK-FF yang aktif di sisi turun. Lengkapi dengan timing diagram.
9. Rancang rangkaian sekuensial dari state diagram berikut



10. Rancang rangkaian sekuensial dari satet diagram berikut



11. Rancang rangkaian sequence detector yang mendeteksi urutan 1001 non-overlapped dengan model mealy
12. Rancang rangkaian sequence detector yang mendeteksi urutan 11010 overlapped dengan model moore